SK 海力士联合研发忆阻器 AI 芯片：理论峰值约 2.54 TOPS，能效 21.3 TOPS/W

IT之家 7 月 11 日消息，科技媒体 Tom's Hardware 昨日（7 月 10 日）发布博文，报道称 SK 海力士携手 TetraMem、南加州大学，为提升边缘 AI 设备神经网络推理能效，联合开发忆阻器（memristor）存内计算 SoC。IT之家注：忆阻器是一种电阻状态可按历史电流或电压变化而改变并保留的非易失性器件，可同时承担存储与计算相关功能。在 AI 芯片中，忆阻器常用于构成交叉阵列，以直接存放神经网络权重，适用于低功耗推理、边缘计算与新型存算一体架构研究。存内计算指把部分计算直接放在存储阵列内部完成，而非在处理器与存储器之间反复搬运数据。该方式可显著降低数据移动带来的延迟与功耗，常见于神经网络矩阵乘法、卷积推理、边缘 AI 加速器，以及对能效要求较高的嵌入式场景。本次三方联合研发的 SoC 面向轻量模型，采用嵌入式 RISC-V 处理器调度任务，集成 10 个神经处理单元（NPU），理论最佳情况下总算力约 2.54 TOPS。其中 1 个 NPU 专门用于深度卷积，另外 9 个执行逐点卷积与稠密运算。专用深度卷积 NPU 采用 8 个 252 × 28 锯齿形交叉阵列模块，保留 DAC 与 ADC 设计。9 个标准 NPU 各配备 1 组 256 × 256 忆阻器交叉阵列、256 个 8 位 DAC、256 个 8 位 ADC 及配套控制电路。单个忆阻器器件的有效编程精度仅略高于 2 位，因此设计采用双子阵列补偿技术，将有效权重精度提升至约 4 位。实测端到端推理准确率为 80.36%，与对应 4 位软件模型一致。性能方面，单个 NPU 峰值吞吐为 0.254 TOPS，在 100 MHz 下能效为 21.3 TOPS/W，在 400 MHz 下为 11.9 TOPS/W。